PAT-NO:

JP02001144383A

DOCUMENT-IDENTIFIER: JP 2001144383 A

TITLE:

SEMICONDUCTOR LASER ELEMENT AND METHOD FOR

**MANUFACTURING** 

THE SAME

**PUBN-DATE:** 

May 25, 2001

**INVENTOR-INFORMATION:** 

NAME

COUNTRY

**OBITSU, YOSHINORI** 

N/A

**MIYAZAKI, KEISUKE** 

N/A

**FUJII, YOSHIHISA** 

N/A

**ASSIGNEE-INFORMATION:** 

NAME

**COUNTRY** 

**SHARP CORP** 

N/A

APPL-NO:

JP2000194277

**APPL-DATE:** June 28, 2000

PRIORITY-DATA: 11244635 (August 31, 1999)

INT-CL (IPC): H01S005/343, H01L021/205

# **ABSTRACT:**

PROBLEM TO BE SOLVED: To prevent diffusion of impurities of a p-type clad

layer inverting to an n-type and thus avoid its irregular profile upon re-growth.

SOLUTION: In this semiconductor laser element, at least an n-type first cladding layer, an active layer and a p-type second clad layer are laminated on

an n-type semiconductor substrate, an n-type current blocking layer having a

stripe shape and a groove-shaped defect part is laminated on the second clad

layer, and at least a p-type third cladding layer is formed on the current block layer, including the stripe shape and defect part. The second clad layer

is set to have a p-type impurity concentration of 3×1017 cm-3 to 2×1018 cm-3.

COPYRIGHT: (C)2001,JPO

# (19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-144383 (P2001-144383A)

(43)公開日 平成13年5月25日(2001.5.25)

(51) Int.CL<sup>7</sup>

識別記号

ΡI

テーマコート\*(参考)

H01S 5/343 H01L 21/205 H01S 5/343

5F045

H01L 21/205

5F073

**請求項の数19 OL (全 12 頁)** 審査請求 有

(21)出願番号

特顧2000-194277(P2000-194277)

(22)出顧日

平成12年6月28日(2000.6.28)

(31) 優先権主張番号 特顧平11-244635

(32)優先日

平成11年8月31日(1999.8.31)

(33)優先権主張国 日本(JP)

(71)出題人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 大櫃 義徳

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 宮嵜 啓介

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 100062144

弁理士 青山 葆 (外1名)


最終質に続く

# (54) 【発明の名称】 半導体レーザ素子及びその製造方法

#### (57)【要約】

【課題】 再成長時にp型クラッド層の不純物が拡散 し、n型に反転してしまい、プロファイルが一定しな 11

【解決手段】 n型の半導体基板上に、少なくとも、n 型の第1クラッド層と、活性層と、p型の第2クラッド 層とが積層され、上記第2クラッド層上に、ストライプ 状かつ溝状の欠損部を有する n型の電流阻止層が積層さ れ、上記ストライプ状の欠損部を含む上記電流阻止層上 に少なくともp型の第3クラッド層が形成された半導体 レーザ素子であって、上記第2クラッド層はCの不純物 濃度がp型の3×10<sup>17</sup>cm<sup>-3</sup>~2×10<sup>18</sup>cm<sup>-3</sup>であることを 特徴としている。



## 【特許請求の範囲】

【請求項1】 n型の半導体基板上に、少なくとも、n型の第1クラッド層と、活性層と、p型の第2クラッド層とが積層された半導体レーザ素子であって、

上記第2クラッド層はp型不純物として炭素を2×10<sup>17</sup> cm<sup>-3</sup>~2×10<sup>18</sup> cm<sup>-3</sup>の濃度で含んでいることを特徴とする半導体レーザ素子。

【請求項2】 請求項1記載の半導体レーザ素子において、

上記第2クラッド層上にストライプ状の溝を有する n型 10 造方法において、の電流阻止層が積層され、上記ストライプ状の溝を含む 上記第1の工程に上記電流阻止層上に少なくともp型の第3クラッド層が れ、p型の第2ク形成され、上記第2クラッド層の炭素濃度は3×10<sup>17</sup>cm とIII族原料との・3~2×10<sup>18</sup>cm-3であることを特徴とする半導体レーザ ることを特徴とす 素子。 【請求項10】

【請求項3】 請求項2記載の半導体レーザ素子において、

上記 n型の電流阻止層の溝に対向する領域の第2クラッド層の不純物濃度が、残りの領域の第2クラッド層の不純物濃度よりも高いことを特徴とする半導体レーザ素子。

【請求項4】 請求項1記載の半導体レーザ素子において、

上記活性層は量子井戸層からなり、上記第2クラッド層上には、ストライプ状に延びるリッジ形状のp型の第3クラッド層と、この第3クラッド層を両側から挟み込むn型の電流阻止層とが形成されていることを特徴とする半導体レーザ素子。

【請求項5】 請求項4記載の半導体レーザ素子において、

上記第3クラッド層はp型不純物として炭素を2×10<sup>17</sup> cm<sup>3</sup>以上の濃度で含んでいることを特徴とする半導体レーザ素子。

【請求項6】 請求項4記載の半導体レーザ素子において、

上記活性層は、光出射端面部において、無秩序化されて 発振領域よりも大きな禁制帯幅を有する窓領域を有する ことを特徴とする半導体レーザ素子。

【請求項7】 請求項2に記載の半導体レーザ素子を製造する方法であって、

半導体基板上に、少なくとも、第1クラッド層と、活性層と、第2クラッド層と、電流阻止層とを順に積層する工程であって、第2クラッド層の成長条件を、p型不純物としての炭素の濃度が3×10<sup>17</sup>cm<sup>-3</sup>~2×10<sup>18</sup>cm<sup>-3</sup>となる条件とした第1の工程と、

上記電流阻止層にストライプ状の溝を形成する第2の工程と、

上記ストライプ状の溝を含む電流阻止層上に、少なくとも第3クラッド層を形成する第3の工程とを含むことを特徴とする半導体レーザ素子の製造方法。

【請求項8】 請求項7に記載の半導体レーザ素子の製造方法において、

上記第3の工程において、上記第3クラッド層から、上記電流阻止層の溝を介して、上記第2クラッド層へ不純物を拡散し、上記溝に対向する領域の第2クラッド層の不純物濃度を、残りの領域の第2クラッド層の不純物濃度よりも高くすることを特徴とする半導体レーザ素子の製造方法。

【請求項9】 請求項7に記載の半導体レーザ素子の製造方法において、

上記第1の工程において有機金属気相成長法が使用され、p型の第2クラッド層の成長条件として、V族原料とIII族原料とのモル比(V/III比)を20~50にすることを特徴とする半導体レーザ素子の製造方法。

【請求項10】 請求項7に記載の半導体レーザ素子の 製造方法において、

上記第3の工程で液相エピタキシャル成長法を用いることを特徴とする半導体レーザ素子の製造方法。

【請求項11】 請求項10に記載の半導体レーザ素子 20 の製造方法において、

第3クラッド層に用いるp型の不純物を、Mgとすることを特徴とした半導体レーザ素子の製造方法。

【請求項12】 請求項7乃至11のいずれか1つに記載の半導体レーザ素子の製造方法において、

n型半導体層を成長する場合のn型の不純物をSeであることを特徴とした半導体レーザ素子の製造方法。

【請求項13】 請求項5に記載の半導体レーザ素子を 製造する方法であって、

半導体基板上に、少なくとも、第1クラッド層と、量子 30 井戸層からなる活性層と、第2クラッド層と、第3クラッド層とを順に積層する工程であって、第2クラッド層 の成長条件を、p型不純物としての炭素の濃度が2×10 17cm-3~2×10<sup>18</sup>cm-3となる条件とした第1の工程と、 上記第3クラッド層をストライプ状に延びるリッジ形状 に加工する第2の工程と、

上記リッジ形状の第3クラッド層を挟み込むように、n型の電流阻止層を上記第2クラッド層上に形成する第3の工程とを備えたことを特徴とする半導体レーザ素子の製造方法。

40 【請求項14】 請求項13に記載の半導体レーザ素子 の製造方法において、

上記第1の工程において、第3クラッド層のp型不純物として炭素を使用し、第3クラッド層の成長条件を、炭素の濃度が2×10<sup>17</sup>cm<sup>-3</sup>以上となる条件としたことを特徴とする半導体レーザ素子の製造方法。

【請求項15】 請求項13に記載の半導体レーザ素子の製造方法において、

上記第1の工程において有機金属気相成長法が使用され、p型の第2クラッド層の成長条件として、V族原料50 とIII族原料とのモル比 (V/III比)を10~50にする

3

ことを特徴とする半導体レーザ素子の製造方法。

【請求項16】 請求項14に記載の半導体レーザ素子 の製造方法において、

上記第1の工程において有機金属気相成長法が使用さ れ、p型の第2クラッド層の成長条件として、V族原料 とIII族原料とのモル比 (V/III比)を10~50にする とともに、p型の第3クラッド層の成長条件として、V 族原料とIII族原料とのモル比(V/III比)を10~50 にすることを特徴とする半導体レーザ素子の製造方法。

【請求項17】 請求項13に記載の半導体レーザ素子 10 の製造方法において、

上記第1の工程と第2の工程との間に、半導体レーザ素 子の光出射端面部における活性層を熱処理することによ り無秩序化して、窓領域を形成する第4の工程をさらに 備えたことを特徴とする半導体レーザ素子の製造方法。 【請求項18】 請求項17に記載の半導体レーザ素子

#### 上記第4の工程は、

の製造方法において、

上記第1の工程により得られたウェハ上にSiOz膜ま たはSiN膜を部分的に形成する工程と、

SiO₂膜またはSiN膜の形成されたウェハに熱処理 を行って、SiOュ膜またはSiN膜直下の活性層部分 を無秩序化する工程とを含むことを特徴とする半導体レ ーザ素子の製造方法。

【請求項19】 請求項7乃至18のいずれか1に記載 の半導体レーザ素子の製造方法において、

p型の半導体層としてAlGaAs層を形成することを特徴と する半導体レーザ素子の製造方法。

#### 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は、CD、MD、DVDプレ ーヤーあるいはコンピュータの情報記憶装置等の光情報 システム用光源としての半導体レーザで代表されるIII -V族化合物半導体装置とその製造方法、特に低閾値電 流動作を実現する為の構造と、半導体層に含まれる不純 物の制御性を向上させ、素子特性、歩留、信頼性に優れ た半導体素子とその製造方法に関する。

#### [0002]

【従来の技術】近年、化合物半導体装置としてCD、MD用 のピックアップに用いられる半導体レーザ素子の需要は 40 益々拡大しており、特性のばらつきが少なく信頼性に優 れた半導体レーザ素子が要求されている。またコンピュ ータ情報記憶装置CD-ROM、CD-R、CD-RW、あるいはデ ジタルビデオディスク (DVD) の製品化など、半導体レ ーザ素子の需要は今後も益々拡大していくものと見込ま れる。

【0003】このような半導体レーザ素子に代表される III-V族化合物半導体装置を作製する際、半導体基板 上に複数の半導体層の積層構造を形成する。各半導体層 には所定の不純物を添加することにより、その電気伝導 50 ては、従来成長温度600~800°Cで、20~150とする。20

型あるいは電気伝導率を制御し、結果として所定の半導 体装置特性が得られるように設計される。半導体装置の 各層毎に電気伝導型あるいは電気伝導率を設計値通り制 御することが半導体レーザ素子特性の均一化、製造歩留 の向上には非常に重要である。

4

【0004】このIII-V族化合物半導体薄膜を積層す る方法としては、有機金属気相成長(MDCVD: metal-orga nic chemical vapor deposition)法や分子線エピタキシ ー (MBE: molecular beam epitaxy) 法などがある。こ れらを用いて成長を行う場合、例えばn型の電気伝導型 層を得るための不純物の材料としては、IV族のSi、V I 族のSe等を用い、I V族元素はIII族元素であるAI、G a、あるいはInと置換することにより、ドナー不純物と なる。VI族元素はV族元素であるAsやPと置換するこ とによってドナー不純物となる。p型の電気伝導層を得 るための不純物の材料としてはZn、Be、Mg等のII族を用 い、II族元素はIII族元素であるAlあるいはGaと置換す ることによってアクセプタ不純物となる。

【0005】この半導体レーザ素子の構造については、 20 セルフアライン構造と呼ばれるものとリッジ型構造と呼 ばれるものがよく知られている。 図4にセルフアライン 構造の半導体レーザ素子の一例を示す。このセルフアラ イン構造の半導体レーザ素子について製造工程を以下に 説明する。

【0006】図4(A)の第1の工程に示すように、まず、 MOCVD法によって、n型GaAs基板10上にn型GaAsバッフ ァー層12(層厚0.5μm)と、n型Al<sub>x</sub>Ga<sub>1-x</sub>As第1クラッド 層13(x=0.5、層厚1.0μm)と、ノンドープAl<sub>x</sub>Ga<sub>1-x</sub>As活 性層14(x=0.14、層厚0.085μm)と、p型Al<sub>x</sub>Ga1-xAs第2 30 クラッド層15(x=0.5、層厚0.35μm)と、n型GaAs電流 阻止(ブロック) 層16(層厚0.6μm)を順に成長する。こ の時のn型不純物はSeを使用し、p型の不純物としては 石を使用する。次に図4(B)に第2の工程を示すように、 フォトリソグラフィー法などによってエッチングマスク 40を形成した後、n型GaAs電流阻止層16を3.5~4.0μ ■の幅でストライプ状、かつ、溝状に除去して、欠損部2 0を形成する。

【0007】この後、図4(C)に第3の工程に示すよう に、上記欠損部20を含むn型GaAs電流阻止層16の上に、 MOCVD法やLPE法を用いて、p型AlrGai-rAs第3クラッド 層17(x=0.5、層厚1.0μm)と、p型GaAsキャップ層 (層 厚3~50μ■) 18を成長する。この場合のp型GaAsキャッ プ層18の層厚については、最終的な半導体レーザ素子 の、チップ厚さに対する発光点位置をどの位置にする か、必要に応じて層厚を決定すれば良い。また、この場 合のp型不純物にZnやMgを用いる。これらの製造方法に よって、半導体レーザ素子を得ている。

【0008】また、第1の工程にMDCVD法を用いて積層 する場合の、V族とIII族のモル比(V/III比)につい 以下とした場合成長表面が荒れる現象がある。成長温度 を450~600℃とした場合においては、V/IIIモル比を0. 3~2.5と低下させても、結晶表面に荒れを生じず、成長 薄膜へのCの取り込みが増加し、GaAs及びAlGaAsのCによ るp型の正孔濃度は1×10<sup>18</sup>cm³~1×10<sup>20</sup>cm-3が得られ ることが報告されている(JP-B2-2885435)。

#### [0009]

【発明が解決しようとする課題】図4(c)に示す半導体レ ーザ素子の構造において、n型GaAs基板上に少なくとも n型第1クラッド層13、活性層14、第2クラッド層15、 および「型の電流阻止層16を積層する第1の工程におい て、n型の第1クラッド層13、およびn型の電流阻止層1 6への添加不純物としてSe、p型第2クラッド層15への 添加不純物として石を用いたものが実用されている。し かし第1の工程を終えた本構造において、不純物元素が 製造上の工程において、拡散あるいは不純物原子同士の 相互作用によって、層相互間を移動し、設定した不純物 のプロファイルとは異なった不純物プロファイルが得ら れている。 図3 (A) は設計の不純物プロファイルであ り、当然n型第1クラッド層13とn型電流阻止層16には 20 n型の不純物であるSeがドーピング設計されており、p 型第2クラッド層15にはp型の不純物である2nが、それ ぞれ急峻にドーピング設計されている。図3 (B) が実際 の不純物濃度プロファイルである。この図のようにp型 第2クラッド層15内に添加した乙の不純物は、第1の工程 途中のn型電流阻止層16成長中に、p型第2クラッド層 15以外の他の層へ拡散することにより、p型第2クラッ ド層15のドーピング制御は不安定となる。

【0010】更に第2の工程である、上記n型電流阻止 層16に、ストライプ溝状の欠損部20の形成を行った後の 30 第3の工程で、上記電流阻止層16の欠損部と上記電流阻 止層の非欠損部上に、p型第3クラッド層17とp型GaAs キャップ層18を成長させる工程における熱履歴によっ て、p型第2クラッド層15中の不純物であるZnは他の層 への拡散を増し、場合によっては、n型第1クラッド層 13や、n型電流阻止層16の不純物であるSeがp型第2ク ラッド層15へ拡散し、この結果、p型第2クラッド層15 のp型不純物であるInの濃度を上回りn型に反転する。 このn型への反転がp型第2クラッド層15の全面、もし くは上記n型電流阻止層16の非欠損部に対向する部分の 40 いずれででも発生することは、半導体レーザ素子のレー ザ発振を得るための局所的な電流注入が不可能になるた め、製造工程においては不良となっていた。

【0011】一方、リッジ型構造の半導体レーザ素子に おいても、量子井戸層からなる活性層の上に形成される p型のクラッド層の添加不純物として、従来はZnが使用 されている。したがって、不都合なことに、セルフアラ イン構造の半導体レーザ素子と同様に、製造工程中に乙の が活性層内にまで拡散してしまう。これは量子井戸活性

変化させてしまうことになる。あるいは、量子井戸活性 層の結晶性の低下を引き起こし、そのため、閾値電流、 動作電流が増大してしまうことになる。この結果、レー ザ素子特性の悪化、特性のバラツキ増大が起こってい た。

【0012】そこで、本発明の目的は、p型クラッド 層、特に活性層に近接して形成されるp型クラッド層の 不純物濃度を設計通りに、制御性良く、ドーピングでき る製造方法とその半導体レーザ素子の構造を提供するこ 10 とにある。

## [0013]

【課題を解決するための手段】この発明に係る半導体レ ーザ素子は、n型の半導体基板上に、少なくとも、n型 の第1クラッド層と、活性層と、p型の第2クラッド層 とが積層された半導体レーザ素子であって、上記第2ク ラッド層はp型不純物として炭素を2×10<sup>17</sup>cm<sup>-3</sup>~2× 10<sup>18</sup>c ■ 3の濃度で含んでいることを特徴としている。

【0014】炭素は極めて拡散の少ない不純物なので、 本発明の半導体レーザ素子は、上記p型の第2クラッド 層の導電型がn型へ反転するのを防ぐことができ、ほぼ 設計通りの不純物濃度プロファイルを有することが可能 となる。

【0015】一実施形態においては、上記第2クラッド 層上にストライプ状の溝を有する n型の電流阻止層が積 層され、上記ストライプ状の溝を含む上記電流阻止層上 に少なくともp型の第3クラッド層が形成され、上記第 2クラッド層の炭素濃度は3×10<sup>17</sup>cm³~2×10<sup>18</sup>cm³で ある。この半導体レーザ素子は所謂セルフアライン構造 のものである。

【0016】この半導体レーザ素子を製造するには、半 導体基板上に、少なくとも、第1クラッド層と、活性層 と、第2クラッド層と、電流阻止層とを順に積層する工 程であって、第2クラッド層の成長条件を、p型不純物 としての炭素の濃度が3×10<sup>17</sup>cm<sup>-3</sup>~2×10<sup>18</sup>cm<sup>-3</sup>となる 条件とした第1の工程と、上記電流阻止層にストライプ 状の溝を形成する第2の工程と、上記ストライプ状の溝 を含む電流阻止層上に、少なくとも第3クラッド層を形 成する第3の工程とを含む方法を用いることができる。 【0017】 この製造方法を用いることによって、第1 の工程の上記n型電流阻止層の成長中や、第3の工程に おける、少なくとも第3クラッド層を形成する際に、第 2クラッド層から他の層への不純物の拡散あるいはその 逆が発生しにくい。したがって、上記p型の第2クラッ ド層の導電型がn型へ反転することを防ぐことができ **3.** 

【0018】上記第3の工程において、上記第3クラッ ド層から、上記電流阻止層の溝を介して、上記第2クラ ッド層へ不純物を拡散し、上記溝に対向する領域の第2 クラッド層の不純物濃度を、残りの領域の第2クラッド 層全体の無秩序化を引き起こし、そのため、発振波長を 50 層の不純物濃度よりも高くするようにしてもよい。

【0019】 こうして得られた半導体レーザ素子では、 上記電流阻止層の欠損部つまりストライプ状の溝に対向 する第2クラッド層の高濃度部の抵抗は、第2クラッド層 の残りの領域である不純物低濃度部より低いので、上記 第2クラッド層の高濃度部に達した電流が上記低濃度部 に拡がることが抑えられる。したがって、本発明によれ ば、上記第2クラッド層内での電流拡がりによる無効電 流の発生が抑えられ、低閾値電流と低電流駆動動作が実 現できる。

有機金属気相成長(MOCVD)法が使用され、p型の第2ク ラッド層の成長条件として、V族原料とIII族原料との モル比 (V/III比) を20~50にしている。 こうする ことにより、成長結晶の表面荒れの発生が回避でき、同 時に、炭素 (C) 濃度が3×10<sup>17</sup>cm<sup>-3</sup>~2×10<sup>18</sup>cm<sup>-3</sup>と なる。この製造方法を用いることによって、p型の第2 クラッド層において、従来よりも優れた制御性と再現性 でもって、導電型の反転が発生しない不純物濃度にする ことができる。

【0021】上記第3の工程で液相エピタキシャル成長 20 (LPE) 法を用いることもできる。この場合、LPE法成長 温度と時間を調整することで、第3クラッド層から、上 記電流阻止層の欠損部に対向する第2クラッド層へ、最 適量の不純物拡散を行うことができる。また、半導体レ ーザ素子の、最終的なチップ厚さに対する発光点位置 を、例えばチップ厚さ100µ■に対して中央の位置にする 必要があれば、第3の工程における第3クラッド層上のキ ャップ層を50μm成長しなければならないが、LPE法で あれば、容易に短時間と低コストで実現することができ る。

【0022】LPE法を用いる第3の工程において、第3 クラッド層に用いるp型の不純物をMgとすれば、第3 クラッド層から、上記電流阻止層の欠損部に対向する第 2クラッド層へ、容易に最適量の不純物拡散を行うこと ができる。

【0023】ところで、第3の工程をLPEで行い版を拡 散させた半導体レーザ素子と比較して、MDCVDで不純物 拡散を行わない半導体レーザ素子では、閾値電流が42m Aと、7mA大きくなり、光出力5mk時の駆動電圧も、前 なった。この事実から、溝に対向する領域の第2クラッ ド層の不純物濃度を、残りの領域の第2クラッド層の不 純物濃度よりも高くする構造の優位性が明らかになっ た。

【0024】本発明によれば、拡散の極めて少ないCを 第2クラッド層に用いるので、基板上にn型半導体層を 成長する場合のn型の不純物をSeとしても、第1クラ ッド層と電流阻止層から不純物Seが第2クラッド層へ拡 散することが効果的に防止できる。

【0025】別の実施形態では、上記活性層は量子井戸 50 第4の工程をさらに備えていてもよい。

層からなり、上記第2クラッド層上には、ストライプ状 に延びるリッジ形状のp型の第3クラッド層と、この第 3クラッド層を両側から挟み込むn型の電流阻止層とが 形成されている。この半導体レーザ素子は所謂リッジ型 構造のものである。

【0026】このリッジ型構造の半導体レーザ素子を製 造するには、半導体基板上に、少なくとも、第1クラッ ド層と、量子井戸層からなる活性層と、第2クラッド層 と、第3クラッド層とを順に積層する工程であって、第 【0020】一実施形態では、上記第1の工程において 10 2クラッド層の成長条件を、p型不純物としての炭素の 濃度が2×10<sup>17</sup>cm³~2×10<sup>18</sup>cm⁻³となる条件とした第 1の工程と、上記第3クラッド層をリッジ形状に加工す る第2の工程と、上記リッジ形状の第3クラッド層を挟 み込むように、n型の電流阻止層を上記第2クラッド層 上に形成する第3の工程とを備えた方法を用いることが できる。

> 【0027】この製造方法を用いることによって、p型 の第2クラッド層中の不純物が量子井戸層からなる活性 層に拡散することを防ぐことができる。

【0028】一実施形態では、上記第1の工程におい て、有機金属気相成長法が使用され、p型の第2クラッ ド層の成長条件として、V族原料とIII族原料とのモル 比 (V/III比) を10~50にしている。 こうすること により、成長結晶の表面荒れの発生が回避でき、同時 に、第2クラッド層における炭素 (C) 濃度を 2×10<sup>17</sup>c ■3~2×1018c■-3にできる。この製造方法を用いるこ とによって、p型の第2クラッド層において、従来より も優れた制御性と再現性でもって、導電型の反転が発生 しない不純物濃度にすることができる。

【0029】リッジ型構造の半導体レーザ素子を製造す るための上記第1の工程において、第3クラッド層のp 型不純物として炭素を使用し、第3クラッド層の成長条 件を、炭素の濃度が2×10<sup>17</sup>cm³以上となる条件として もよい。この場合には、p型の第3クラッド層中の不誠 物がp型の第2クラッド層そして活性層に拡散するのを 防止できるため、活性層への不純物拡散をさらに効果的 に防止できる。この場合において、第3クラッド層の成 長条件として、V族原料とIII族原料とのモル比(V/III 比)を10~50にするのが好ましい。こうすることに 者が1.88Vであったのに対して、1.95Vと素子抵抗が高く 40 より、成長結晶の表面荒れの発生が回避でき、同時に、 第3クラッド層における炭素 (C) 濃度を 2×10<sup>17</sup>cm<sup>-3</sup> 以上とできる)。この製造方法を用いることによって、 p型の第3クラッド層において、従来よりも優れた制御 性と再現性でもって、導電性の反転が発生しない不純物 濃度にすることができる。

【0030】本発明のリッジ型構造の半導体レーザ素子 を製造する方法は、上記第1の工程と第2の工程との間 に、半導体レーザ素子の光出射端面部における活性層を 熱処理することにより無秩序化して、窓領域を形成する

【0031】上述したように、本発明によれば、p型の 第2クラッド層には(一実施形態においては、p型の第 3クラッド層にも)、不純物として拡散の極めて少ない 炭素が添加されている。このため、この第4の工程にお いて、不純物としてZnが添加されている場合には容易 に発生するp型の第2クラッド層(および、一実施形態 においては、p型の第3クラッド層) からの量子井戸活 性層への不純物の拡散を防ぐことが可能になる。つま り、窓領域以外の領域(発振領域)での活性層の無秩序 化を防止できる。

【0032】 この第4の工程を経て製造された半導体レ ーザ素子は、光出射端面部において、発振領域よりも大 きな禁制帯幅を有する窓領域を有することになる。上述 したように、活性層の発振領域での無秩序化は抑えられ ているので、この半導体レーザ素子での端面窓効果は大 きく、出力を増大させることができる。

【0033】上記第4の工程は、たとえば、上記第1の 工程により得られたウェハ上にSiOュ膜またはSiN 膜を部分的に形成する工程と、SiO2膜またはSiN 膜の形成されたウェハに熱処理を行って、SiOz膜ま たはSiN膜直下の活性層部分を無秩序化する工程とを 含むことができる。

【0034】上述したいずれの構造の半導体レーザ素子 を製造する場合であっても、p型の化合物半導体層は、 AlGaAsによって形成することができる。

【0035】以上のことから、本発明は、半導体レーザ 素子の製造歩留の向上を可能とし、特性においても従来 品に劣ることのない十分な性能を有する半導体レーザ素 子を提供することができる。

# [0036]

【発明の実施の形態】具体的な半導体レーザの構造とそ の製造例として有機金属気相成長(MDCVD:metal-organic chemical vapor deposition)法を以下に説明する。 【0037】図がに有機金属気相成長装置の模式図を示 す。

【0038】図5中の試料導入室50と成長室51は、ゲー トバルブ56により区切られている。また、試料導入室50 は、短時間に大気圧から高真空に到達できるようにター ボ分子ボンプ等の真空ボンプ55が取り付けられている。 この装置で半導体レーザを作製する場合には、図5の試 料導入室50でモリブデン製もしくは、カーボン製のウェ ハホルダー52に半導体基板53をセットする。その後、試 料導入室50を真空ポンプ55で高真空にし、ウェハホルダ -52を成長室51内に導入する。その後、ヒーター54を使 い基板温度を上げ、300℃付近でAsの蒸発防止にAsH3を 流す。

【0039】 (実施例1)まず、セルフアライン構造の 半導体レーザ素子の製造例を説明する。この例では、図 5に示した半導体基板53としてn-GaAs基板60を用いる。 基板温度が700~750℃になれば、図6に示すように、n- 50 (X=0.5、層厚1.0μm、キャリア濃度2×10<sup>18</sup>cm-<sup>3</sup>)71、p

GaAs基板60にn-GaAsバッファ層(層厚0.5μm、キャリア 濃度1×10<sup>18</sup>cm<sup>-3</sup>)62、n-Al<sub>x</sub>Ga<sub>1-x</sub>As第1クラッド層(X =0.5、層厚1.0μm、キャリア濃度8×10<sup>17</sup>cm<sup>-3</sup>)63、Alx Ga1-xAsノンドープ活性層(x=0.14、層厚0.085μm)64、 p-Al<sub>x</sub>Ga<sub>1-x</sub>As第2クラッド層(X=0.5、層厚0.35μ<sub>■</sub>)6 5、p-GaAsエピサポート層(層厚0.003μm)66、p-Al<sub>x</sub>Ga 1-xAsエッチングストップ層(X=0.7、層厚0.02μm)67、 n-AlaGai-aAs第1電流ブロック層(X=0.1、層厚0.1ル ■、キャリア濃度2×10<sup>18</sup>cm<sup>-3</sup>)68、n-GaAs第2電流プロ

10

10 ック層(層厚0.4μm、キャリア濃度2×10<sup>18</sup>cm<sup>-3</sup>)69、n-AlaGai-xAs第3電流ブロック層(X=0.1、層厚0.1μm、キ ャリア濃度2×10<sup>18</sup> cm<sup>-3</sup>)70を順に成膜する。この場合の p-AlGaAs第2クラッド層65と、p-GaAsエピサポート層 66と、p-AlGaAsエッチングストップ層67の成長条件 は、他の層のIII族原料とV族原料とのモル比(V/III 比)が60であるのに対して30とした。p型不純物として は、III族のGaとAIの供給源であるTMG、TMAのアルキル 化物のCを用い、p-AlGaAsクラッド層65のキャリア濃度 は、4×10<sup>17</sup>c m<sup>-3</sup>とした。n-GaAsバッファ層、n-AlGaA sクラッド層、n-GaAs第2電流ブロック層およびn-AlG aAs第1,第3ブロック層のそれぞれの不純物はSeと し、供給源としてはH2Seガスを使用した。

【0040】ここで、前述のV/IIIモル比とC不純物濃 度についてのデータを図2に示す。MOCVD法でAlzGa1-xA s (X=0.5)を750℃で成長した場合のTMG、TMAのアルキル 化物のCによるp型バックグラウンド不純物濃度は、V/ IIIモル比が低下すると増加する。しかし、V/IIIモル 比を20以下まで低下させると、結晶成長表面に荒れが生 じるという問題があり、従来は60~120で行っていた。

前述したように、従来p型不純物として用いていたZn は、成長時やその後の再成長時の熱履歴を得た後、設定 の層以外の層へ拡散する。という問題を持っていた。そ こで、上記V/IIIモル比を結晶成長表面に荒れの生じな い20以上とし、熱履歴を経たのちでも不純物拡散の極め て少ないCを利用した。もちろん、アルキル化物のCを用 いず、供給源を別に設けても良い。

【0041】その後、図7のようにフォトリソグラフィ ーを行い、ストライプ状のエッチングマスク80を形成し た後、n-第1,第2,第3電流ブロック層68,69,70をア 40 ンモニア系のエッチング液でエッチングする。この際p -AlGaAsエッチングストップ層67にエッチングレートを もたないか、もしくは非常にエッチングレートの小さく なるエッチング液とすることで、選択的にn-電流ブロ ック層68,69,70のみをエッチングし、ストライプ幅Wを 4.0μmとなるまでエッチングを行った。更に、フッ酸を 用いてストライプ内のp-AlGaAsエッチングストップ層6 7をエッチングし、有機溶剤でエッチングマスク80を除 去した。

【0042】次に、LPEでp-AlaGai-aAs第3クラッド層

12

-GaAsキャップ層(層厚50.0μ■、キャリア濃度6×1018cm -3)72を再成長した(図8)。このLPEでは、ストライプ の底面部に露出したp-GaAsエピサポート層66が有る 為、十分な再成長が可能である。また、LPE成長を行う 前にGa溶液中に規定の量のAsとAlを溶かし、一旦飽和状 態とする為、800℃で100分間のホールド時間を設けた。 n型ブロック層を全てGaAs層にすると、溝状にエッチン グしたブロック層の先端部は、高温によるAs抜けによ り、形状が変化し、ストライプ状の溝の底面両コーナー に溜まるなどして、場合によっては、設計のストライプ 10 幅を変化させてしまう。そこで、上述したように、電流 ブロック層の上下をn-AlaGai-aAs電流ブロック層(X=0. 1、層厚0.1μ■)68,70とすることで、エッチング後の形 . 状をそのまま保ったまま再成長することができた。この LPE成長のp-AlGaAsクラッド層71と、p-GaAsキャップ 層72の不純物にはMgを使用した。この結果、p-AlGaAs クラッド層65のストライプ内は、当初にによるキャリア 濃度4×10<sup>17</sup>cm-3に対して、Mgの拡散により1×10<sup>18</sup>cm-3 となり、半導体レーザ素子として、電流を効率良くスト ライプ内に注入することができ、低閾値と、低電流駆動 を実現できる。

【0043】この第3の工程を同様に、MDCVD法により 再成長することも当然可能である。不純物にZnを使用 し、成長時間を短縮させる為、p-GaAsキャップ層72の 層厚は3μmとした。成長温度は700℃とし、不純物をZn としたことから、p-AlGaAs第2クラッド層65のストラ イプ内への拡散は発生しない。この為、第1の工程でp -AlGaAsクラッド層65の成長条件を図2に示すデータか らV/III比を20とし、キャリア濃度を7×10<sup>17</sup>cm<sup>-3</sup>とし て層厚を0.25μmにした。前述のLPE再成長品に比べ、局 30 所的に不純物を高濃度に出来ない為、p-AlGaAsクラッ ド層65の不純物濃度を約2倍とした。発生する無効電流 を抑える為に、層厚を薄くし、その対応とした。このよ\*

\*うに、再成長をMOCVDで行った場合においてもほぼ同等 の性能の半導体レーザ素子が得られる。

【0044】第3の工程で再成長を終えたウエハの基板 面を研磨やエッチングで除去し、ウエハの厚さを100μ■ にした後、ウエハのn側とp側の両面に電極を付け、ウ エハ内に作成したストライプ溝との垂直方向に、バー状 となるようへき開分割を行い、出射両面に絶縁膜をコー ティングし、半導体レーザ素子を作成した。

【0045】図1は本実施例の半導体レーザ素子の不純 物濃度プロファイルを示している。この図から、第2ク ラッド層の導電型が良好にp型に維持されて、ほぼ設計 通り(図3参照)の不純物濃度プロファイルが得られた ことがわかる。

【0046】この製造方法を用いて作成した本構造の半 導体レーザ素子は、共振器長を250μ■として、発振閾値 35mA、光出力5mW時の駆動電流が50mA、発振波長785n ■、光学特性においても接合方向に対する垂直方向で38 '、水平方向で10°と理想的な数値が得られた。雑音特 性の目安となる可干渉性においても0.3という良好な値 であった。これは、pーAlGaAsクラッド層を更に薄くす ることや、共振器長を短くすることで、より低閾値、低 駆動電流の半導体レーザ素子を供給することができる。 また、製造上で従来ほぼ20回の成長で1回程度の割合で 発生していた、p-AlGaAsクラッド層の導伝型 n型への 反転という不良がなくなった。

【0047】次に、共振器長を200μ■とし、p-AlGaA sクラッド層65、p-GaAsエピサポート層66、および、p -AlGaAsエッチングストップ層67の成長条件を、V/III 比10、20、30、60とした半導体レーザ装置の評 価を行った。表1にそれぞれの光出力5mW時の駆動電 流Iopを示す

[0048]

【表1】

Iop(mA)				***		
	弟子 NO.	1	2	3	4	5
	10	60.7	61.0	61.5	57.6	58.9
VЛП #£	20	40.3	43.7	40.4	42.7	41.8
	30	40.7	40.9	40.9	40.9	40.3
	60	44.0	42.4	44.3	45.0	42.3

【0049】表1から明らかなように、V/III比10での 半導体レーザ特性は、発振閾値45mA、光出力5ml時の駆 動電流Iopが平均約60mAであり、V/III比20乃至60での値 と比較して、発振閾値、駆動電流とも増加する傾向が見 られた。図9にV/III比と光出力5mW時の駆動電流Iop(m A)との相関を示す。

【0050】さらに、V/III比が10の場合には、素子温 度80℃、光出力7歳でのエージング試験では、48時間以 内に駆動電流値lopが1.2倍以上に増加する素子も発生 ※50 にすることで、不純物濃度を3×10<sup>17</sup>cm<sup>-3</sup>~2×10<sup>18</sup>cm

※し、信頼性の低下が見られた。

【0051】一方、V/III比60の場合には、図2より、不 純物Cの濃度が3.0×10<sup>17</sup>cm-3以下となることがあり、ま た、図10から、キャリア濃度は2.0×10<sup>17</sup>cm<sup>-3</sup>以下とな る場合がある。このため、p-AlGaAsクラッド層65の導 電型がn型へと反転する不良が、5回成長中1度発生 し、レーザ発振しないものもあった。

【0052】以上の検討結果より、V/III比を20から50

形成する。

-3とでき、特性、信頼性に優れた良好な半導体レーザ素 子を得ることができた。

【0053】(実施例2)次に、リッジ構造の半導体レ ーザ素子の製造例を図13~16を用いて説明する。こ の例では、図5に示した半導体基板53としてn-GaAs基 板160を用いる。基板温度が700~750℃になれば、図13 に示すように、n-GaAs基板160にn-GaAsバッファ層(層 厚0.5μ■、キャリア濃度1×10<sup>18</sup>c■<sup>-3</sup>)162、n-Al<sub>x</sub>Ga<sub>1-x</sub> As第1クラッド層(x=0.5、層厚2.7μm、キャリア濃度8 ×10<sup>17</sup>cm<sup>-3</sup>)163、Al<sub>x</sub>Ga<sub>1-x</sub>Asノンドープ量子井戸活性層 164、p-Al<sub>x</sub>Ga<sub>1-x</sub>As第2クラッド層(x=0.5、層厚0.18 μ■)165、p-GaAsエピサポート層(層厚0.003μ■)166、 p-Al<sub>x</sub>Ga<sub>1-x</sub>As第3クラッド層(X=0.5、層厚1.4μm)16 7、p-GaAsキャップ層(層厚0.6μ■) 168を順に成膜す る。この場合のp-AlGaAs第2クラッド層165の成長条件 は、他の層のIII族原料とV族原料とのモル比(V/III 比)が60であるのに対して20とした。また、p型不純物 としては、III族のGaとAlの供給源であるTMG、TMAのア ルキル化物のCを用いた。このときのp-AlGaAs第2クラ ッド層165の不純物濃度(C濃度)は8×10<sup>17</sup>c ■ 3であっ 20 た。一方、p-AlGaAs第3クラッド層167のp型不純物に はZnを用いた。また、n-GaAsバッファ層162およびn -AlGaAs第1クラッド層163それぞれの不純物はSiとし、 供給源としてはSi<sub>2</sub>Hsガスを使用した。

【0054】ここで、前述のV/IIIモル比とC不純物濃度 についてのデータを図12に示す。MOCVD法でAl<sub>x</sub>Ga<sub>1-x</sub>A s (X=0.5)を750℃で成長した場合のTMG、TMAのアルキル 化物のCによるp型バックグラウンド不純物濃度は、V/I IIモル比が低下すると増加する。しかし、V/IIIモル比 を10以下に低下させると、結晶成長表面に荒れが生じる 30 という問題があり、従来は60~120で行っていた。前述 したように、従来p型不純物として用いていたZnは、成 長時やその後の再成長時の熱履歴を得た後、設定の層以 外の層へ拡散する。という問題を持っていた。そこで、 上記V/IIIモル比を結晶成長表面に荒れの生じない10以 上とし、熱履歴を経たのちでも不純物拡散の極めて少な いCを利用した。もちろん、アルキル化物のCを用いず、 供給源を別に設けても良い。

【0055】その後、SiOz膜をP-CVD(プラズマCVD)法 によってキャップ層168全面に形成する。そして、フォ トリソグラフィーとフッ酸を用いたエッチングにより、 図14に示すように、光出射端面部となる部分に、ストラ イブ状 (幅40μm、ピッチ800μm) のSi 02 膜170を形成す る。その後、急速熱処理(RTA: Rapid Thermal Anneal) 法により、900℃で10分間の熱処理を行うことによっ て、SiO<sub>2</sub>ストライプ170の直下の量子井戸活性層164の無 秩序化を行い、端面窓領域171を形成する。このとき、S iの膜の代りにSiN膜を用いてもよい。

【0056】その後、SiO2膜170を除去し、フォトリソ グラフィーによって、図15に示すように、端面窓領域17 50 1と直交するストライプ状のエッチングマスク180を形成 する。そして、p-GaAsキャップ層168とp-AlGaAs第3クラ ッド層167を硫酸系のエッチング液でエッチングする。 このとき、p-AlGaAs第3クラッド層167は、層厚0.2μmが 残るところまでエッチングされる。次に、残った第3ク ラッド層167をフッ酸を用いてエッチングする。 こうし て、第3クラッド層167からなるストライプ状のリッジを

14

【0057】次に、図16に示すように、MOCVD法で n-Al<sub>x</sub>Ga<sub>1-x</sub>As電流ブロック層(X=0.7、層厚1.0μ■、キャ リア濃度2×10<sup>18</sup> cm<sup>-3</sup>) 190、n-GaAs電流ブロック層(層 厚0.6μm、キャリア濃度2×10<sup>18</sup>cm<sup>3</sup>) 191、p-GaAs平坦 化層(層厚0.4μ■、キャリア濃度2×10<sup>18</sup>c■<sup>3</sup>) 192を再 成長した。

【0058】その後、フォトリソグラフィーを行い、図 16に示すように、リッジ上に成長した電流ブロック層 (不要層) 上のみをストライプ状に除去したエッチング マスク181を形成する。そしてこの不要層を硫酸系のエ ッチング液でエッチング除去し、その上に、MOCVD 法によってp-GaAsコンタクト層(図示せず) を成長し た。コンタクト層の層厚は50μmとした。

【0059】上記の工程でコンタクト層までの再成長を 終えたウェハの基板面を研磨やエッチングで除去してウ ェハの厚さを100μmにした後、ウェハのn側とp側の 両面に電極をつける。さらに、ウェハ内のストライプ状 に延びるリッジとの垂直方向に、バー状となるよう端面 窓領域170の中央でへき開分割を行い、出射両面に絶縁 膜をコーティングし、半導体レーザ素子を作成した。 【0060】この半導体レーザ素子の不純物濃度プロフ

【0061】この製造方法を用いて作成した本構造の半 導体レーザ素子では、共振器長を800μmとして、発振園 値27mA、光出力90mm時の駆動電流が95mA、発振波長78 5mmという良好なレーザ特性が再現性よく得られた。ま た、破局的光学損傷(COD: Catastrophic Optical Dama ge)による光出力限界レベルは250mlと、大きな値が得ら れた。

ァイルは、図11に示す通りであった。

【0062】比較のために、p-AlGaAs第2クラッド層と して、Cではなく従来のようにZnを不純物添加した層を 40 用いる他は、上記と同構造の半導体レーザ装置を作成し た。この半導体レーザ素子では、共振器長を800μ■とし て、発振閾値30~35mA、光出力90m時の駆動電流が105 ~120mA、発振波長779~785nmであり、特性の悪化、バ ラツキ増大の結果となった。加えて、光出力限界レベル も150畝と、小さな値であった。

【0063】(実施例3)本実施例における半導体レー ザ素子の製造工程は、p-AlGaAs第3クラッド層167の成 長条件を変更した点のみが、実施例2と異なる。 つま り、実施例2では、V族原料とIII族原料とのモル比 (V/III比)を60とし、p型不純物として石を用いた

が、実施例3では、V族原料とIII族原料とのモル比 (V/III比)を10とし、p型不純物として、p-AlGaAs 第2クラッド層165と同様に、III族のGaとAlの供給源で あるTMG、TMAのアルキル化物のCを用いた。このときの 第3クラッド層167の不純物濃度 (C濃度) は、図12 からわかるように、2×10<sup>18</sup>cm³であった。

【0064】本実施例で作成した半導体レーザ素子で は、共振器長を800µ■として、発振閾値26mA、光出力9 0mW時の駆動電流が90mA、発振波長785nmという良好 なレーザ特性が再現性よく得られた。また、破局的光学 10 16 n-GaAs電流ブロック層 損傷による光出力限界レベルは270㎡と、大きな値が得 られた。以上、実施例3の半導体レーザ素子では、実施 例2の半導体レーザ素子よりも良好な素子特性が得られ た。これは、p-AlGaAs第3クラッド層167の成長条件の 違いにより、この層からの不純物拡散が減少したためと 考えられる。

#### 【図面の簡単な説明】

【図1】 本発明の半導体レーザ素子の構造断面図と不 純物プロファイルである。

【図2】 本発明のCキャリア濃度V/III比依存性グラ 20 56 ゲートバルブ フである。

【図3】 (A~B)従来例の半導体レーザ素子の構造断面 図と不純物プロファイル設計と実際のプロファイルであ る。

- 【図4】 (A~C)半導体レーザの製造工程図である。
- 【図5】 有機金属気相成長装置の模式図である。
- 【図6】 本発明の実施例1の半導体レーザ素子の構造 と製造工程図である。

【図7】 本発明の実施例1の半導体レーザ素子の構造 と製造工程図である。

【図8】 本発明の実施例1の半導体レーザ素子の構造 と製造工程図である。

【図9】 V/III比と光出力5副時の駆動電流との相関 を示す。

【図10】 不純物濃度とキャリア濃度との相関を示 す。

【図11】 本発明の半導体レーザ素子の構造断面図と 不純物プロファイルである。

【図12】 本発明のCキャリア濃度V/III比依存性グ ラフである。

【図13】 本発明の実施例2の半導体レーザ素子の製 造工程図である。

【図14】 本発明の実施例2の半導体レーザ素子の製 造工程図である。

【図15】 本発明の実施例2の半導体レーザ素子の製


造工程図である。


【図16】 本発明の実施例2の半導体レーザ素子の製 造工程図である。


16


#### 【符号の説明】

- 10 n-GaAs基板
- 12 n-GaAsバッファ層
- 13 n-AlGaAsクラッド層
- 14 AlGaAs活件層
- 15 p-AlGaAsクラッド層
- - 17 p-AlGaAsクラッド層
  - 18 p-GaAsキャップ層
  - 40 エッチングマスク
  - 50 試料導入室
  - 51 成長室
  - 52 ウェハホルダー
  - 53 半導体基板
  - 54 ヒーター
  - 55 真空ポンプ
- - 60 n-GaAs基板
  - 62 n-GaAsバッファ層
  - 63 n-AlGaAs第1クラッド層
  - 64 AlGaAs活性層
  - 65 p-AlGaAs第2クラッド層
  - 66 p- GaAsエピサポート層
  - 67 p-AlGaAsエッチング ストップ 層
  - 68 n-AlGaAs第1ブロック層
  - 69 n-GaAs第2ブロック層
- 30 70 n-AlGaAs第3ブロック層
  - 71 p-ALGaAs第3クラッド層
  - 72 p-GaAsキャップ層
  - 160 n-GaAs基板
  - 162 n-GaAsバッファ層
  - 163 n-AlGaAs第1クラッド層
  - 164 AlGaAs量子井戸活性層
  - 165 p-AlGaAs第2クラッド層
  - 166 p-GaAsエピサポート層
  - 167 p-AlGaAs第3クラッド層
- 40 168 p-GaAsキャップ層
  - 171 端面密領域
  - 180,181 エッチングマスク
  - 190 n-AlGaAs電流ブロック層
  - 191 n-GaAs電流ブロック層
  - 192 p-GaAs平坦化層









フロントページの続き

(72)発明者 藤井 良久 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 F ターム(参考) 5F045 AA04 AB10 AB17 AD11 BB16 CA12 DA53 DA59 5F073 AA13 AA74 AA83 BA04 CA05 CB02 CB19 DA05 DA15 DA22 DA31 DA35 EA23 EA28